SALSWIFT1（以下简称为 SF1）IOCLK 模块说明

1 术语/缩略词

SF1 ：上海安路信息科技有限公司 SF1 系列 FPGA 芯片

IOCLK ：SF1 中的一种时钟缓冲器口

FPGA ：Field Programmable Gate Array 现场可编程门阵列

2 关于本手册

本手册主要介绍了 SF1 系列芯片中 IOCLK 的使用方法。

3 IOCLK 简介

IOCLK 模块是 SF1 中的一种时钟缓冲器，IOCLK 驱动 I/O 列内一个独立于全局时钟资源的时钟网，支持高速输入/输出接口串并转换，如 MIPIIO 的接收。每个 I/O 组内有两个 IOCLK，每个 IOCLK 可驱动同一组内的一个 I/O 时钟网络，但是 IOCLK 不能驱动逻辑资源。



图 1 IOCLK

3.1 接口描述

表 1 IOCLK 模块接口描述

接口名	位宽	输入/输出	描述
clk_i	1	in	输入时钟信号；
rst	1	in	复位信号，高有效；
coe	1	in	时钟使能信号，高有效；
clko	1	out	时钟输出信号，和 clk_i 同频不同 ioclk bank；
clkdiv1	1	out	输出时钟等于输入时钟频率；
clkdivx	1	out	clk_i x 分频输出，x=2，4，8；

3.2 参数描述

表 2 IOCLK 模块参数描述

参数名	参数描述	配置方式
GSR	全局复位	DISABLE/ENABLE
DIV	分频系数	2，4，8
STOPCLK	时钟关闭	ENABLE，DISABLE



图 2 IOCLK 时序

3.3 IOCLK 的使用

SF1 器件在每个 I/O 组中都有两个时钟分频器。时钟分频器把输入时钟分频，其输入来自于相同 I/O 组的输入输出时钟。输出分频系数可以是 2/4/8 中的任意一个。

```
SF1_LOGIC_BUFIO #(.DIV(2))
   iobufclk1(
      .clki      (clk_i   ),
      .rst       (rst     ),
      .coe       (coe    ),
      .clko      (clko   ),
      .clkdiv1   (clkdiv1 ),
      .clkdivx   (clkdivx )
);
```

3.4 注意事项

（1）clko 走的是 IO 组的布局布线，而 clkdiv1 和 clkdivx 则是在全局时钟网络上布线；

（2）clko 不可以驱动逻辑资源；

（3）在 MIPIIO 的接收使用中，需要根据接入 MIPIIO 的一对信号所在的 IOCLK BANK 进行分组，使用不同的 clko，信号端口的 IOCLK BANK 可查看文档“SF1S60VG81_pkg.xlsx”；

（3）clko、clkdiv1、clkdivx 相对于 clk_i 存在一个 2ns 的延时，使用时需注意；

（4）rst 和 coe 信号建议通过 clk_i 的下降沿产生。

版本信息

日期	版本	修订记录
2022/4/15	1.0	初版建立

版权所有©2022 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其它方式授予任何知识产权许可。除安路科技在其产品的销售条款和条件中声明的责任之外，安路科技概不承担任何法律或非法律责任。安路科技对安路科技产品的销售和/或使用不作任何明示或暗示的担保，包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等，均不作担保。安路科技对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任，安路科技保留修改文档中任何内容的权利，恕不另行通知。安路科技不承诺对这些文档进行适时的更新。